题目内容
（请给出正确答案）
[主观题]
设计一个具有控制端C的4输入A3A2A1A0，4输出L3L2L1L0的逻辑电路，当C=0，输出输入状态相反，C=1，输入输出状态相同。
查看答案
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
题目内容
（请给出正确答案）
如果结果不匹配，请 联系老师 获取答案
更多“设计一个具有控制端C的4输入A3A2A1A0，4输出L3L2…”相关的问题
端M=0时为5分频输出;当控制端M=1时为7分频输出.采用自然二进制状态编码且用最简电路实现.
要求:(1)画出状态图;(2)写出驱动方程;(3)画出逻辑电路图
(1)画出系统的ASM图。
(2)画出系统的状态转换图。
(3)用Verilog HDL语言描述其工作过程。
提示：数字锁系统的示意图如图题11.4.1所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。L0、L1、L2用于从到高位设置密码，另外三个输入端Re，En，Ki中，Re是复位端，当Re=
1时，系统复位进入初始状态;En是控制井关，Ki是数据输入端，当按一下En键使En=1时，从Ki端输入一个数码，再按一下En键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位进行。若相等则准备接收下一位数码，若不相等，系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和位值与相应密码都相等时，系统发出开锁信号Un=1，锁被打开，否则Er=1表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。
